환영

디지털 소비자, 모바일 / 컴퓨팅 장비업체에게 정전기 방전(ESD) 방지와 관련하여 발생하는 근본적인 변화에 관해 알리고
교육하는 "Extreme ESD" 포럼인 CMD ESD 디자인 리소스 센터 에 오신 것을 환영합니다. 이 사이트의 컨텐츠는 ESD 방지
표준과 아키텍처에 관한 혼돈을 없애고 보다 신뢰할 수 있는 시스템을 설계하기 위한 다음 단계를 자신 있게 실행할
수 있도록 돕기 위해 고안되었습니다.

변화하는 ESD 구도

오늘날 시스템 디자인 레벨에서 ESD 방지에 영향을 미치는 두 가지 근본적인 변화가 일어나고 있습니다. 첫째, IC 가 ESD로
인해 훼손될 가능성이 높아짐에 따라 시스템의 ESD 훼손 가능성도 높아지고 있습니다. 이전 세대에 적합했던 ESD 장치들이
새로운 IC 에 충분한 ESD 방지 기능을 더 이상 제공하지 못합니다. 동시에 I/O 포트가 고속 데이터 속도로 이전함에 따라
신호 무결성에 더욱 포커스를 맞추어야 할 필요성이 대두되고 있습니다. 전통적인 아키텍처의 경우, 종종 ESD 방지
레벨과 신호 무결성 간을 절충해야 합니다. 어떠한 절충도 없이 신뢰할 수 있는 ESD 방지와 탁월한 신호 무결성을 달성하기
위해 ESD 방지에 대한 새로운 접근방식이 필요합니다.

전통적인 ESD 아키텍처가 적합한 보호 기능을 제공하지 못하는 이유는 무엇인가?

최종 시스템에 ESD 취약성 증대를 야기하는 3가지 주요 변화가 발생하고 있습니다

• 소형 IC 양산 지오메트리 – 오늘날의 최고급 ASIC 양산 지오메트리가 90nm 이하로 소형화됨에 따라, 장비에 ESD
  관련 오작동을 야기할 수 있는 전압, 전류 레벨도 낮아지고 있습니다. 증대하는 고속 데이터 인터페이스의 채택으로
  인해 견실한 ESD 방지를 보장하는 동시에 높은 신호 무결성을 유지하는 것이 더욱 복잡해지고 있습니다. 보다
  견실한 ESD 방지란 일반적으로 높은 정전 용량을 의미하며, 이는 신호 무결성에 부정적인 영향을 미치고 설계자들로
  하여금 둘 중 하나를 포기하게 만듭니다.
• 온 - 칩(On-Chip) 방지의 감소 – ESD 타깃 스팩에 관한 업계 위원회(Industry Council on ESD Target
  Specifications) 가 최근 온 - 칩 ESD 방지 표준을 낮추기로 발표함에 따라 ESD 파손에 대한 취약성이 널리
  알려졌으며, 외부 ESD 방지 회로가 적절한 시스템 신뢰성 보장을 위해 더욱 더 중요해지고 있습니다.
• 변화하는 어플리케이션 환경 – 노트북 컴퓨터, 휴대폰, MP3 플레이어, 디지털 카메라, 기타 핸드 헬드 모바일
  장치가 보편화되고 이 장치들이 통제되지 않은 환경( 예:손목에 고정시키는 끈 또는 전도력 있는 고정된 테이블 표면이
  없는 환경 등) 에서 사용됨에 따라, ESD 문제가 더욱 더 일반화되고 있습니다. 이러한 환경에서 이용자들은
  케이블을 연결, 연결 해제하는 동안 I/O 커넥터 핀을 만지게 됩니다. 휴대용 장치는 일상적인 사용 기간 동안 전하를
  축적한 후 컴퓨터 또는 TV 와 같은 다른 장치에 연결할 때 축적된 에너지를 방출할 수 있습니다.

전통적인 ESD 아키텍처의 경우, 견실한 ESD 방지와 바람직한 신호 무결성 간에 역 관계가 존재합니다. 견실한 ESD 방지는
일반적으로 높은 정전 용량을 의미하고 이는 역으로 신호 무결성에 부정적 영향을 미쳐 설계자들은 ESD 방지와 신호 무결성
간의 밸런스를 조심스럽게 조정해야 합니다. 고속 직렬 데이터 인터페이스를 채택하고 IC 지오메트리가 소형화됨에 따라,
이들 간의 섬세한 밸런스를 유지하는 것이 더욱 더 어려워져 왔습니다. 전통적인 ESD 아키텍처는 새로운 장치의 증대하는
취약성을 방지하도록 고안되지 않았기에 적절한 보호를 제공하지 못합니다.

가장 큰 보호 가능을 제공하는 ESD 장비는 무엇인가?

어떤 ESD 방지 장치가 최적의 솔루션을 제공하는지 결정하는 것이 어려워지고 있습니다. 많은 설계자들은 ESD 장비를
선택할 때 가장 중요한 요소가 무엇인지 알지 못합니다. 종종 이에 대한 답변은 다수의 ESD 방지 데이터 정보에 제공되지
않거나 명확하게 명시되어 있지 않습니다. 또한 적절한 보호, 허용 가능 테스트 기준이 무엇인지에 관한 혼돈뿐만
아니라 업계 표준의 해석을 둘러싼 혼돈도 존재합니다. 오늘날의 설계자들은 전압 레벨(제한 전압) ASIC 가 경험하게
될 전류량(잔류 전류)에 상당한 주의를 기울여야 합니다. 신호 무결성을 위해 낮은 정전 용량이 확실히 중요하나,
레이아웃, 정전 용량 정합, 임피던스 정합에 관한 고려 등 기타 중요한 신호 무결성 요소들을 고려해야 합니다.

근본적인 변화 – Extreme ESD 장치의 PicoGuard 제품군

California Micro Devices 는 Extreme ESD 장비의 새로운 PicoGuard 제품군인 PicoGuard XP와 PicoGuard XS를
출시하고 있습니다. 이 새로운 아키텍처는 초고속 데이터 인터페이스에 중요한 ESD 방지와 신호 무결성 문제를
해결하고자 하는 설계자들에게 혁신적인 솔루션입니다.

PicoGuard XP 는 전통적인 단일 클램프 아키텍처가 효과적이지 않은 민감한 고속 IC(USB 등 ) 에 최고의 보호를
제공합니다. 새로운 PicoGuard XP 아키텍처는 보호된 ASIC 를 관통하는 제한 전압과 잔류 전류를 크게 줄여 주고,
그 결과 오늘날의 가장 민감한 ASIC 를 보호할 때 시판 중인 최고의 ASIC 다이오드 배열보다 성능이 훨씬 뛰어납니다.
Picoguard XP 장치는 ESD 민감 고속 데이터 포트를 보호하는 데 이상적입니다.

PicoGuard XS 는 설계자들이 견실한 ESD 방지와 비 - 타협적인 신호 무결성 성능을 필요로 하는 초고속 데이터
인터페이스에 ESD 방지를 제공합니다. 고주파수 ESD 방지 기능을 구현하기 위해 다이오드와 인덕터를 통합하고
외부 보상 없이 정합 임피던스를 제공함으로써 PicoGuard XS 는 설계, 레이아웃 문제를 해결하고 최적의
신호 무결성을 구현하며 ESD 성능을 향상시켜 HDMI™ 1.3, DisplayPort™ 와 같은 포트에 이상적인 솔루션입니다.

CMD ESD 디자인 리소스 센터

이 사이트는 다양한 ESD 방지 토픽에 관한 다운 가능 기술 백서, 제품 스팩, 기사, 프리젠테이션 등을 제공합니다. (페이지
왼쪽의 네비게이션 막대기를 사용하십시오.) ESD 방지와 이 사이트의 유용성에 관한 여러분의 피드백은 당사에 중요합니다.
의견이 있으신 경우, 왼쪽 네비게이션 막대기의 피드백 / 질문 링크를 클릭하십시오. 또한 당사는 새로운 ESD 방지에
관한 자료를 정기적으로 추가할 것이므로 사이트를 즐겨찾기에 추가한 후 정기적으로 방문해 주십시오.